有其特殊含義的,也是DDR體系結(jié)構(gòu)的具體體現(xiàn)。而遺憾的是,在筆者接觸過的很多高速電路設(shè)計人員中,很多人還不能夠說清楚這兩個圖的含義。在數(shù)據(jù)寫入(Write)時序圖中,所有信號都是DDR控制器輸出的,而DQS和DQ信號相差90°相位,因此DDR芯片才能夠在DQS信號的控制下,對DQ和DM信號進(jìn)行雙沿采樣:而在數(shù)據(jù)讀出(Read)時序圖中,所有信號是DDR芯片輸出的,并且DQ和DQS信號是同步的,都是和時鐘沿對齊的!這時候為了要實現(xiàn)對DQ信號的雙沿采樣,DDR控制器就需要自己去調(diào)整DQS和DQ信號之間的相位延時!!!這也就是DDR系統(tǒng)中比較難以實現(xiàn)的地方。DDR規(guī)范這樣做的原因很簡單,是要把邏輯設(shè)計的復(fù)雜性留在控制器一端,從而使得外設(shè)(DDR存儲心片)的設(shè)計變得簡單而廉價。因此,對于DDR系統(tǒng)設(shè)計而言,信號完整性仿真和分析的大部分工作,實質(zhì)上就是要保證這兩個時序圖的正確性。DDR3一致性測試是否適用于工作站和游戲電腦?廣西DDR3測試哪里買
如果模型文件放在其他目錄下,則可以選擇菜單Analyze-Model Browser..,在界面里面單擊 Set Search Path按鈕,然后在彈出的界面里添加模型文件所在的目錄。
選擇菜單Analyze —Model Assignment..,在彈出的模型設(shè)置界面中找到U100 (Controller)來設(shè)置模型。
在模型設(shè)置界面中選中U100后,單擊Find Model...按鈕,在彈出來的界面中刪除 工具自認(rèn)的模型名BGA1295-40,將其用“*”取代,再單擊空白處或按下Tab鍵,在列岀的 模型文件中選中。
單擊Load按鈕,加載模型。
加載模型后,選擇文件下的Controller器件模型,然后單擊Assign 按鈕,將這個器件模型賦置給U100器件。 廣西DDR3測試哪里買進(jìn)行DDR3一致性測試時如何準(zhǔn)備備用內(nèi)存模塊?
DDR 規(guī)范的 DC 和 AC 特性
眾所周知,對于任何一種接口規(guī)范的設(shè)計,首先要搞清楚系統(tǒng)中傳輸?shù)氖鞘裁礃拥男盘?,也就是?qū)動器能發(fā)出什么樣的信號,接收器能接受和判別什么樣的信號,用術(shù)語講,就是信號的DC和AC特性要求。
在DDR規(guī)范文件JEDEC79R的TABLE6:ELECTRICALCHARACTERISTICSANDDOOPERATINGCONDITIONS」中對DDR的DC有明確要求:VCC=+2.5v+0.2V,Vref=+1.25V+0.05VVTT=Vref+0.04V.
在我們的實際設(shè)計中,除了要精確設(shè)計供電電源模塊之外,還需要對整個電源系統(tǒng)進(jìn)行PI仿真,而這是高速系統(tǒng)設(shè)計中另一個需要考慮的問題,在這里我們先不討論它,暫時認(rèn)為系統(tǒng)能夠提供穩(wěn)定的供電電源。
每個 DDR 芯片獨享 DQS,DM 信號;四片 DDR 芯片共享 RAS#,CAS#,CS#,WE#控制信號?!DR 工作頻率為 133MHz?!DR 控制器選用 Xilinx 公司的 FPGA,型號為 XC2VP30_6FF1152C。得到這個設(shè)計需求之后,我們首先要進(jìn)行器件選型,然后根據(jù)所選的器件,準(zhǔn)備相關(guān)的設(shè)計資料。一般來講,對于經(jīng)過選型的器件,為了使用這個器件進(jìn)行相關(guān)設(shè)計,需要有如下資料。
· 器件數(shù)據(jù)手冊 Datasheet:這個是必須要有的。如果沒有器件手冊,是沒有辦法進(jìn)行設(shè)計的(一般經(jīng)過選型的器件,設(shè)計工程師一定會有數(shù)據(jù)手冊)。 是否可以通過調(diào)整時序設(shè)置來解決一致性問題?
瀏覽選擇控制器的IBIS模型,切換到Bus Definition選項卡,單擊Add按鈕添加一 組新的Buso選中新加的一行Bus使其高亮,將鼠標(biāo)移動到Signal Names下方高亮處,單擊 出現(xiàn)的字母E,打開Signal列表。勾選組數(shù)據(jù)和DM信號,單擊0K按鈕確認(rèn)。
同樣,在Timing Ref下方高亮處,單擊出現(xiàn)的字母E打開TimingRef列表。在這個列表 窗口左側(cè),用鼠標(biāo)左鍵點選DQS差分線的正端,用鼠標(biāo)右鍵點選負(fù)端,單擊中間的“>>”按 鈕將選中信號加入TimingRefs,單擊OK按鈕確認(rèn)。
很多其他工具都忽略選通Strobe信號和時鐘Clock信號之間的時序分析功能,而SystemSI可以分析包括Strobe和Clock在內(nèi)的完整的各類信號間的時序關(guān)系。如果要仿真分析選通信號Strobe和時鐘信號Clock之間的時序關(guān)系,則可以設(shè)置與Strobe對應(yīng)的時鐘信號。在Clock 下方的高亮處,單擊出現(xiàn)的字母E打開Clock列表。跟選擇與Strobe -樣的操作即可選定時 鐘信號。 DDR3一致性測試是否適用于雙通道或四通道內(nèi)存配置?廣西DDR3測試哪里買
如何監(jiān)控DDR3內(nèi)存模塊的溫度進(jìn)行一致性測試?廣西DDR3測試哪里買
· 相關(guān)器件的應(yīng)用手冊,ApplicationNote:在這個文檔中,廠家一般會提出一些設(shè)計建議,甚至參考設(shè)計,有時該文檔也會作為器件手冊的一部分出現(xiàn)在器件手冊文檔中。但是在資料的搜集和準(zhǔn)備中,要注意這些信息是否齊備。
· 參考設(shè)計,ReferenceDesign:對于比較復(fù)雜的器件,廠商一般會提供一些參考設(shè)計,以幫助使用者盡快實現(xiàn)解決方案。有些廠商甚至?xí)苯犹峁┰韴D,用戶可以根據(jù)自己的需求進(jìn)行更改。
· IBIS 文件:這個對高速設(shè)計而言是必需的,獲得的方法前面已經(jīng)講過。 廣西DDR3測試哪里買