自動(dòng)化PCI-E測試系列

當(dāng)鏈路速率不斷提升時(shí)，給接收端留的信號裕量會越來越小。比如PCIe4.0的規(guī)范中 定義，信號經(jīng)過物理鏈路傳輸?shù)竭_(dá)接收端，并經(jīng)均衡器調(diào)整以后的小眼高允許15mV,  小眼寬允許18.75ps,而PCIe5.0規(guī)范中允許的接收端小眼寬更是不到10ps。在這么小  的鏈路裕量下，必須仔細(xì)調(diào)整預(yù)加重和均衡器的設(shè)置才能得到比較好的誤碼率結(jié)果。但是，預(yù)  加重和均衡器的組合也越來越多。比如PCIe4.0中發(fā)送端有11種Preset(預(yù)加重的預(yù)設(shè)模  式),而接收端的均衡器允許CTLE在-6～ - 12dB范圍內(nèi)以1dB的分辨率調(diào)整，并且允許  2階DFE分別在±30mV和±20mV范圍內(nèi)調(diào)整。綜合考慮以上因素，實(shí)際情況下的預(yù)加  重和均衡器參數(shù)的組合可以達(dá)幾千種。網(wǎng)絡(luò)分析儀測試PCIe gen4和gen5，sdd21怎么去除夾具的值?自動(dòng)化PCI-E測試系列

PCIe4.0的物理層技術(shù)PCIe標(biāo)準(zhǔn)自從推出以來，1代和2代標(biāo)準(zhǔn)已經(jīng)在PC和Server上使用10多年時(shí)間，正在逐漸退出市場。出于支持更高總線數(shù)據(jù)吞吐率的目的，PCI-SIG組織分別在2010年和2017年制定了PCIe3.0和PCIe4.0規(guī)范，數(shù)據(jù)速率分別達(dá)到8Gbps和16Gbps。目前，PCIe3.0和PCle4.0已經(jīng)在Server及PC上使用，PCIe5.0也在商用過程中。每一代PCIe規(guī)范更新的目的，都是要盡可能在原有PCB板材和接插件的基礎(chǔ)上提供比前代高一倍的有效數(shù)據(jù)傳輸速率，同時(shí)保持和原有速率的兼容。別看這是一個(gè)簡單的目的，但實(shí)現(xiàn)起來并不容易。中國澳門PCI-E測試檢查PCI-e的軟件編程接口;

要精確產(chǎn)生PCle要求的壓力眼圖需要調(diào)整很多參數(shù)，比如輸出信號的幅度、預(yù)加重、 差模噪聲、隨機(jī)抖動(dòng)、周期抖動(dòng)等，以滿足眼高、眼寬和抖動(dòng)的要求。而且各個(gè)調(diào)整參數(shù)之間 也會相互制約，比如調(diào)整信號的幅度時(shí)除了會影響眼高也會影響到眼寬，因此各個(gè)參數(shù)的調(diào) 整需要反復(fù)進(jìn)行以得到 一個(gè)比較好化的組合。校準(zhǔn)中會調(diào)用PCI-SIG的SigTest軟件對信號 進(jìn)行通道模型嵌入和均衡，并計(jì)算的眼高和眼寬。如果沒有達(dá)到要求，會在誤碼儀中進(jìn) 一步調(diào)整注入的隨機(jī)抖動(dòng)和差模噪聲的大小，直到眼高和眼寬達(dá)到參數(shù)要求。

在物理層方面，PCIe總線采用多對高速串行的差分信號進(jìn)行雙向高速傳輸，每對差分  線上的信號速率可以是第1代的2 . 5Gbps、第2代的5Gbps、第3代的8Gbps、第4代的  16Gbps、第5代的32Gbps,其典型連接方式有金手指連接、背板連接、芯片直接互連以及電  纜連接等。根據(jù)不同的總線帶寬需求，其常用的連接位寬可以選擇x1、x4、x8、x16等。如  果采用×16連接以及第5代的32Gbps速率，理論上可以支持約128GBps的雙向總線帶寬。 另外，2019年P(guān)CI-SIG宣布采用PAM-4技術(shù)，單Lane數(shù)據(jù)速率達(dá)到64Gbps的第6代標(biāo)  準(zhǔn)規(guī)范也在討論過程中。列出了PCIe每一代技術(shù)發(fā)展在物理層方面的主要變化。我的被測件不是標(biāo)準(zhǔn)的PCI-E插槽金手指的接口，怎么進(jìn)行PCI-E的測試？

·TransactionProtocolTesting(傳輸協(xié)議測試):用于檢查設(shè)備傳輸層的協(xié)議行為?！latformBIOSTesting(平臺BIOS測試):用于檢查主板BIOS識別和配置PCIe外設(shè)的能力。對于PCIe4.0來說，針對之前發(fā)現(xiàn)的問題以及新增的特性，替換或增加了以下測試項(xiàng)目·InteroperabilityTesting(互操作性測試):用于檢查主板和插卡是否能夠訓(xùn)練成雙方都支持的比較高速率和比較大位寬(Re-timer要和插卡一起測試)?！aneMargining(鏈路裕量測試):用于檢查接收端的鏈路裕量掃描功能。其中，針對電氣特性測試，又有專門的物理層測試規(guī)范，用于規(guī)定具體的測試項(xiàng)目和測試方法。表4.2是針對PCIe4.0的主板或插卡需要進(jìn)行的物理層測試項(xiàng)目,其中灰色背景的測試項(xiàng)目都涉及鏈路協(xié)商功能。PCI-E測試信號質(zhì)量測試；河南智能化多端口矩陣測試PCI-E測試

走pcie通道的M.2接口必定是支持NVME協(xié)議的嗎？自動(dòng)化PCI-E測試系列

PCIe5.0物理層技術(shù)PCI-SIG組織于2019年發(fā)布了針對PCIe5.0芯片設(shè)計(jì)的Base規(guī)范，針對板卡設(shè)計(jì)的CEM規(guī)范也在2021年制定完成，同時(shí)支持PCIe5.0的服務(wù)器產(chǎn)品也在2021年開始上市發(fā)布。對于PCIe5.0測試來說，其鏈路的拓?fù)淠Ｐ团cPCIe4.0類似，但數(shù)據(jù)速率從PCIe4.0的16Gbps提升到了32Gbps,因此鏈路上封裝、PCB、連接器的損耗更大，整個(gè)鏈路的損耗達(dá)到 - 36dB@16GHz,其中系統(tǒng)板損耗為 - 27dB,插卡的損耗為 - 9dB。.20是PCIe5 . 0的 鏈路損耗預(yù)算的模型。自動(dòng)化PCI-E測試系列