眼圖測(cè)試DDR測(cè)試方案商

trombone線的時(shí)延是受到其并行走線之間的耦合而影響，一種在不需要提高其間距的情況下，并且能降低耦合的程度的方法是采用sawtooth線。顯然，sawtooth線比trombone線具有更好的效果。但是，依來(lái)看它需要更多的空間。由于各種可能造成時(shí)延不同的原因，所以，在實(shí)際的設(shè)計(jì)時(shí)，要借助于CAD工具進(jìn)行嚴(yán)格的計(jì)算，從而控制走線的時(shí)延匹配。考慮到在圖2中6層板上的過(guò)孔的因素，當(dāng)一個(gè)地過(guò)孔靠近信號(hào)過(guò)孔放置時(shí)，則在時(shí)延方面的影響是必須要考慮的。先舉個(gè)例子，在TOP層的微帶線長(zhǎng)度是150mils，BOTTOM層的微帶線也是150mils，線寬都為4mils，且過(guò)孔的參數(shù)為：barreldiameter=”8mils”，paddiameter=”18mils”，anti-paddiameter=”26mils”。DDR總線利用率和讀寫吞吐率的統(tǒng)計(jì)；眼圖測(cè)試DDR測(cè)試方案商

DDR測(cè)試

要注意的是，由于DDR的總線上存在內(nèi)存控制器和內(nèi)存顆粒兩種主要芯片，所以DDR的信號(hào)質(zhì)量測(cè)試?yán)碚撋弦矐?yīng)該同時(shí)涉及這兩類芯片的測(cè)試。但是由于JEDEC只規(guī)定了對(duì)于內(nèi)存顆粒這一側(cè)的信號(hào)質(zhì)量的要求，因此DDR的自動(dòng)測(cè)試軟件也只對(duì)這一側(cè)的信號(hào)質(zhì)量進(jìn)行測(cè)試。對(duì)于內(nèi)存控制器一側(cè)的信號(hào)質(zhì)量來(lái)說(shuō)，不同控制器芯片廠商有不同的要求，目前沒(méi)有統(tǒng)一的規(guī)范，因此其信號(hào)質(zhì)量的測(cè)試還只能使用手動(dòng)的方法。這時(shí)用戶可以在內(nèi)存控制器一側(cè)選擇測(cè)試點(diǎn)，并借助合適的信號(hào)讀/寫分離手段來(lái)進(jìn)行手動(dòng)測(cè)試。 電氣性能測(cè)試DDR測(cè)試信號(hào)完整性測(cè)試DDR4信號(hào)質(zhì)量自動(dòng)測(cè)試軟件報(bào)告；

2.PCB的疊層（stackup）和阻抗對(duì)于一塊受PCB層數(shù)約束的基板（如4層板）來(lái)說(shuō)，其所有的信號(hào)線只能走在TOP和BOTTOM層，中間的兩層，其中一層為GND平面層，而另一層為VDD平面層，Vtt和Vref在VDD平面層布線。而當(dāng)使用6層來(lái)走線時(shí)，設(shè)計(jì)一種拓?fù)浣Y(jié)構(gòu)變得更加容易，同時(shí)由于Power層和GND層的間距變小了，從而提高了電源完整性。互聯(lián)通道的另一參數(shù)阻抗，在DDR2的設(shè)計(jì)時(shí)必須是恒定連續(xù)的，單端走線的阻抗匹配電阻50Ohms必須被用到所有的單端信號(hào)上，且做到阻抗匹配，而對(duì)于差分信號(hào)，100Ohms的終端阻抗匹配電阻必須被用到所有的差分信號(hào)終端，比如CLOCK和DQS信號(hào)。另外，所有的匹配電阻必須上拉到VTT，且保持50Ohms，ODT的設(shè)置也必須保持在50Ohms。在DDR3的設(shè)計(jì)時(shí)，單端信號(hào)的終端匹配電阻在40和60Ohms之間可選擇的被設(shè)計(jì)到ADDR/CMD/CNTRL信號(hào)線上，這已經(jīng)被證明有很多的優(yōu)點(diǎn)。而且，上拉到VTT的終端匹配電阻根據(jù)SI仿真的結(jié)果的走線阻抗，電阻值可能需要做出不同的選擇，通常其電阻值在30-70Ohms之間。而差分信號(hào)的阻抗匹配電阻始終在100Ohms。

DDR5發(fā)送端測(cè)試隨著信號(hào)速率的提升，SerDes技術(shù)開始在DDR5中采用，如會(huì)采用DFE均衡器改善接收誤碼率，另外DDR總線在發(fā)展過(guò)程中引入訓(xùn)練機(jī)制，不再是簡(jiǎn)單的要求信號(hào)間的建立保持時(shí)間，在DDR4的時(shí)始使用眼圖的概念，在DDR5時(shí)代，引入抖動(dòng)成分概念，從成因上區(qū)分解Rj，Dj等，對(duì)芯片或系統(tǒng)設(shè)計(jì)提供更具體的依據(jù)；在抖動(dòng)的參數(shù)分析上，也增加了一些新的抖動(dòng)定義參數(shù)，并有嚴(yán)苛的測(cè)量指標(biāo)。針對(duì)這些要求，提供了完整的解決方案。UXR示波器，配合D9050DDRC發(fā)射機(jī)一致性軟件，及高阻RC探頭MX0023A，及Interposer，可以實(shí)現(xiàn)對(duì)DDR信號(hào)的精確表征。借助協(xié)議解碼軟件看DDR的會(huì)出現(xiàn)數(shù)據(jù)有那些；

對(duì)于DDR2和DDR3，時(shí)鐘信號(hào)是以差分的形式傳輸?shù)?，而在DDR2里，DQS信號(hào)是以單端或差分方式通訊取決于其工作的速率，當(dāng)以高度速率工作時(shí)則采用差分的方式。顯然，在同樣的長(zhǎng)度下，差分線的切換時(shí)延是小于單端線的。根據(jù)時(shí)序仿真的結(jié)果，時(shí)鐘信號(hào)和DQS也許需要比相應(yīng)的ADDR/CMD/CNTRL和DATA線長(zhǎng)一點(diǎn)。另外，必須確保時(shí)鐘線和DQS布在其相關(guān)的ADDR/CMD/CNTRL和DQ線的當(dāng)中。由于DQ和DM在很高的速度下傳輸，所以，需要在每一個(gè)字節(jié)里，它們要有嚴(yán)格的長(zhǎng)度匹配，而且不能有過(guò)孔。差分信號(hào)對(duì)阻抗不連續(xù)的敏感度比較低，所以換層走線是沒(méi)多大問(wèn)題的，在布線時(shí)優(yōu)先考慮布時(shí)鐘線和DQS。DDR工作原理與時(shí)序問(wèn)題；眼圖測(cè)試DDR測(cè)試方案商

DDR協(xié)議檢查后生成的測(cè)試報(bào)告；眼圖測(cè)試DDR測(cè)試方案商

DDR測(cè)試

DDRDIMM內(nèi)存條測(cè)試處理內(nèi)存條測(cè)試儀重要的部分是自動(dòng)處理機(jī)。處理機(jī)一般采用鍍金連接器以保證與內(nèi)存條良好的電接觸。在頻率為266MHz時(shí)，2英寸長(zhǎng)的連接器將會(huì)造成測(cè)試信號(hào)極大衰減。為解決上述難題，一種新型處理機(jī)面市了。它采用普通手動(dòng)測(cè)試儀的插槽。測(cè)試儀可以模擬手動(dòng)插入，平穩(wěn)地插入待測(cè)內(nèi)存條的插槽；一旦測(cè)試完成，內(nèi)存條又可以平穩(wěn)地從插槽中拔出。

克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室

地址：深圳市南山區(qū)南頭街道中祥路8號(hào)君翔達(dá)大廈A棟2樓H區(qū) 眼圖測(cè)試DDR測(cè)試方案商