陜西眼圖測試DDR一致性測試

自動化一致性測試

因?yàn)镈DR3總線測試信號多，測試參數(shù)多，測試工作量非常大，所以如果不使用自動化 的方案，則按Jedec規(guī)范完全測完要求的參數(shù)可能需要7?14天。提供了全自動的DDR測試 軟件，包括：支持DDR2/LPDDR2的N5413B軟件；支持DDR3/LPDDR3的U7231B軟件； 支持DDR4的N6462A軟件。DDR測試軟件的使用非常簡便，用戶只需要 按順序選擇好測試速率、測試項(xiàng)目并根據(jù)提示進(jìn)行參數(shù)設(shè)置和連接，然后運(yùn)行測試軟件即可。 DDR4測試軟件使用界面的例子。 4代DDR之間有什么區(qū)別？陜西眼圖測試DDR一致性測試

為了進(jìn)行更簡單的讀寫分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過區(qū)域（Zone）定義的方式把讀寫數(shù)據(jù)可靠分開。

根據(jù)讀寫數(shù)據(jù)的建立保持時間不同，Agilent獨(dú)有的InfiniiScan功能可以通過在屏幕上畫 出幾個信號必須通過的區(qū)域的方式方便地分離出讀、寫數(shù)據(jù)，并進(jìn)一步進(jìn)行眼圖的測試。

信號的眼圖。用同樣的方法可以把讀信號的眼圖分離出來。

除了形成眼圖外，我們還可以利用示波器的模板測量功能對眼圖進(jìn)行定量分析，

用戶可以根據(jù)JEDEC的要求自行定義一個模板對讀、寫信號進(jìn)行模板測試，如 果模板測試Fail,則還可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。 信號完整性測試DDR一致性測試項(xiàng)目用于 DDR、DDR2、DDR3、DDR4 調(diào)試和驗(yàn)證的總線解碼器。

DDR-致性測試探測和夾具

DDR的信號速率都比較高，要進(jìn)行可靠的測量，通常推薦的探頭連接方式是使用焊接式 探頭。還有許多很難在PCB板上找到相應(yīng)的測試焊盤的情況（比如釆用盲埋孔或雙面BGA 焊接的情況），所以Agilent還提供了不同種類的BGA探頭，通過對板子做重新焊接將BGA 的Adapter焊接在DDR的memory chip和PCB板中間，并將信號引出。DDR3的 BGA探頭的焊接例子。

DDR是需要進(jìn)行信號完整性測試的總線中復(fù)雜的總線，不僅走線多、探測困難，而且 時序復(fù)雜，各種操作交織在一起。本文分別從時鐘、地址、命令、數(shù)據(jù)總線方面介紹信號完 整性一致性測試的一些要點(diǎn)和方法，也介紹了自動化測試軟件和測試夾具,但是真正測試DDR 總線仍然是一件比較有挑戰(zhàn)的事情。

除了DDR以外，近些年隨著智能移動終端的發(fā)展，由DDR技術(shù)演變過來的LPDDR (Low-Power DDR,低功耗DDR)也發(fā)展很快。LPDDR主要針對功耗敏感的應(yīng)用場景，相 對于同一代技術(shù)的DDR來說會采用更低的工作電壓，而更低的工作電壓可以直接減少器 件的功耗。比如LPDDR4的工作電壓為1. 1V,比標(biāo)準(zhǔn)的DDR4的1.2V工作電壓要低一 些，有些廠商還提出了更低功耗的內(nèi)存技術(shù)，比如三星公司推出的LPDDR4x技術(shù)，更是把 外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對于電源紋波和串?dāng)_噪 聲會更敏感，其電路設(shè)計(jì)的挑戰(zhàn)性更大。除了降低工作電壓以外，LPDDR還會采用一些額 外的技術(shù)來節(jié)省功耗，比如根據(jù)外界溫度自動調(diào)整刷新頻率(DRAM在低溫下需要較少刷 新)、部分陣列可以自刷新，以及一些對低功耗的支持。同時，LPDDR的芯片一般體積更 小，因此占用的PCB空間更小。DDR、DDR2、DDR3、DDR4 調(diào)試和驗(yàn)證的總線解碼器。

我們看到，在用通用方法進(jìn)行的眼圖測試中，由于信號的讀寫和三態(tài)都混在一起，因此很難對信號質(zhì)量進(jìn)行評估。要進(jìn)行信號的評估，第1步是要把讀寫信號分離出來。傳統(tǒng)上有幾種方法用來進(jìn)行讀寫信號的分離，但都存在一定的缺陷?？梢岳米x寫Preamble的寬度不同用脈沖寬度觸發(fā)，但由于JEDEC只規(guī)定了WritePreamble寬度的下限，因此不同芯片間Preamble的寬度可能是不同的，而且如果Read/Write的Preamble的寬度一樣，則不能進(jìn)行分離。也可以利用讀寫信號的幅度不同進(jìn)行分離，如圖7-138中間 的圖片所示，但是如果讀寫信號幅度差別不大，則也不適用6還可以根據(jù)RAS、CAS、CS、 WE等控制信號來分離讀寫，但這種方法要求通道數(shù)多于4個，只 有帶數(shù)字通道的MSO示波器才能滿足要求，比如Agilent的MS09000A系列或者 MSOX90000A系列，對于用戶示波器的要求比較高。DDR時鐘總線的一致性測試。信號完整性測試DDR一致性測試項(xiàng)目

DDR3信號質(zhì)量測試,信號一致性測試。陜西眼圖測試DDR一致性測試

按照存儲信息方式的不同，隨機(jī)存儲器又分為靜態(tài)隨機(jī)存儲器SRAM(Static RAM)和 動態(tài)隨機(jī)存儲器DRAM(Dynamic RAM)。SRAM運(yùn)行速度較快、時延小、控制簡單，但是 SRAM每比特的數(shù)據(jù)存儲需要多個晶體管，不容易實(shí)現(xiàn)大的存儲容量，主要用于一些對時 延和速度有要求但又不需要太大容量的場合，如一些CPU芯片內(nèi)置的緩存等。DRAM的 時延比SRAM大，而且需要定期的刷新，控制電路相對復(fù)雜。但是由于DRAM每比特?cái)?shù)據(jù)存儲只需要一個晶體管，因此具有集成度高、功耗低、容量大、成本低等特點(diǎn)，目前已經(jīng)成為大 容量RAM的主流，典型的如現(xiàn)在的PC、服務(wù)器、嵌入式系統(tǒng)上用的大容量內(nèi)存都是DRAM。陜西眼圖測試DDR一致性測試