黑龍江信息化DDR一致性測(cè)試

除了DDR以外，近些年隨著智能移動(dòng)終端的發(fā)展，由DDR技術(shù)演變過(guò)來(lái)的LPDDR (Low-Power DDR,低功耗DDR)也發(fā)展很快。LPDDR主要針對(duì)功耗敏感的應(yīng)用場(chǎng)景，相 對(duì)于同一代技術(shù)的DDR來(lái)說(shuō)會(huì)采用更低的工作電壓，而更低的工作電壓可以直接減少器 件的功耗。比如LPDDR4的工作電壓為1. 1V,比標(biāo)準(zhǔn)的DDR4的1.2V工作電壓要低一 些，有些廠商還提出了更低功耗的內(nèi)存技術(shù)，比如三星公司推出的LPDDR4x技術(shù)，更是把 外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對(duì)于電源紋波和串?dāng)_噪 聲會(huì)更敏感，其電路設(shè)計(jì)的挑戰(zhàn)性更大。除了降低工作電壓以外，LPDDR還會(huì)采用一些額 外的技術(shù)來(lái)節(jié)省功耗，比如根據(jù)外界溫度自動(dòng)調(diào)整刷新頻率(DRAM在低溫下需要較少刷 新)、部分陣列可以自刷新，以及一些對(duì)低功耗的支持。同時(shí)，LPDDR的芯片一般體積更 小，因此占用的PCB空間更小。DDR讀寫(xiě)眼圖分離的InfiniiScan方法？黑龍江信息化DDR一致性測(cè)試

克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室

一個(gè)實(shí)際的DDR4總線上的讀時(shí)序和寫(xiě)時(shí)序。從兩張圖我們可 以看到，在實(shí)際的DDR總線上，讀時(shí)序、寫(xiě)時(shí)序是同時(shí)存在的。而且對(duì)于讀或者寫(xiě)時(shí)序來(lái) 說(shuō)，DQS(數(shù)據(jù)鎖存信號(hào))相對(duì)于DQ(數(shù)據(jù)信號(hào))的位置也是不一樣的。對(duì)于測(cè)試來(lái)說(shuō)，如果 沒(méi)有軟件的輔助，就需要人為分別捕獲不同位置的波形，并自己判斷每組Burst是讀操作還 是寫(xiě)操作，再依據(jù)不同的讀/寫(xiě)規(guī)范進(jìn)行相應(yīng)參數(shù)的測(cè)試，因此測(cè)量效率很低，而且無(wú)法進(jìn)行 大量的測(cè)量統(tǒng)計(jì)。 江蘇DDR一致性測(cè)試安裝DDR4 電氣一致性測(cè)試應(yīng)用軟件。

DDR的信號(hào)仿真驗(yàn)證

由于DDR芯片都是采用BGA封裝，密度很高，且分叉、反射非常嚴(yán)重，因此前期的仿 真是非常必要的。借助仿真軟件中專門(mén)針對(duì)DDR的仿真模型庫(kù)仿真出的通道損 耗以及信號(hào)波形。

仿真出信號(hào)波形以后，許多用戶需要快速驗(yàn)證仿真出來(lái)的波形是否符合DDR相關(guān)規(guī) 范要求。這時(shí)，可以把軟件仿真出的DDR的時(shí)域波形導(dǎo)入到示波器中的DDR測(cè)試軟件中 ,并生成相應(yīng)的一致性測(cè)試報(bào)告，這樣可以保證仿真和測(cè)試分析方法的一致，并且 便于在仿真階段就發(fā)現(xiàn)可能的信號(hào)違規(guī)

為了針對(duì)復(fù)雜信號(hào)進(jìn)行更有效的讀/寫(xiě)信號(hào)分離，現(xiàn)代的示波器還提供了很多高級(jí)的信號(hào) 分離功能，在DDR測(cè)試中常用的有圖形區(qū)域觸發(fā)的方法和基于建立/保持時(shí)間的觸發(fā)方法。

圖形區(qū)域觸發(fā)是指可以用屏幕上的特定區(qū)域(Zone)定義信號(hào)觸發(fā)條件。用 區(qū)域觸發(fā)功能對(duì)DDR的讀/寫(xiě)信號(hào)分離的 一 個(gè)例子。用鎖存信號(hào)DQS信號(hào)觸發(fā)可以看到 兩種明顯不同的DQS波形， 一 種是讀時(shí)序的DQS波形，另 一 種是寫(xiě)信號(hào)的DQS波形。打 開(kāi)區(qū)域觸發(fā)功能后，通過(guò)在屏幕上的不同區(qū)域畫(huà)不同的方框，就可以把感興趣區(qū)域的DQS 波形保留下來(lái)，與之對(duì)應(yīng)的數(shù)據(jù)線DQ上的波形也就保留下來(lái)了。 DDR4 總線物理層仿真測(cè)試和協(xié)議層的測(cè)試方案；

需要注意的是，由于DDR的總線上存在內(nèi)存控制器和內(nèi)存顆粒兩種主要芯片，所以 DDR的信號(hào)質(zhì)量測(cè)試?yán)碚撋弦矐?yīng)該同時(shí)涉及這兩類芯片的測(cè)試。但是由于JEDEC只規(guī)定 了對(duì)于內(nèi)存顆粒這一側(cè)的信號(hào)質(zhì)量的要求，因此DDR的自動(dòng)測(cè)試軟件也只對(duì)這一側(cè)的信 號(hào)質(zhì)量進(jìn)行測(cè)試。對(duì)于內(nèi)存控制器一側(cè)的信號(hào)質(zhì)量來(lái)說(shuō)，不同控制器芯片廠商有不同的要 求，目前沒(méi)有統(tǒng)一的規(guī)范，因此其信號(hào)質(zhì)量的測(cè)試還只能使用手動(dòng)的方法。這時(shí)用戶可以在 內(nèi)存控制器一側(cè)選擇測(cè)試點(diǎn)，并借助合適的信號(hào)讀/寫(xiě)分離手段來(lái)進(jìn)行手動(dòng)測(cè)試。DDR總線一致性測(cè)試對(duì)示波器帶寬的要求；江蘇DDR一致性測(cè)試安裝

DDR、DDR2、DDR3 和 DDR4 設(shè)計(jì)與測(cè)試解決方案；黑龍江信息化DDR一致性測(cè)試

工業(yè)規(guī)范標(biāo)準(zhǔn)，Specification:如果所設(shè)計(jì)的功能模塊要實(shí)現(xiàn)某種工業(yè)標(biāo)準(zhǔn)接口或者協(xié)議，那一定要找到相關(guān)的工業(yè)規(guī)范標(biāo)準(zhǔn)，讀懂規(guī)范之后，才能開(kāi)始設(shè)計(jì)。

因此，為實(shí)現(xiàn)本設(shè)計(jì)實(shí)例中的DDR模塊，需要技術(shù)資料和文檔。

由于我們要設(shè)計(jì)DDR存諸模塊，那么在所有的資料當(dāng)中，應(yīng)該較早了解DDR規(guī)范。通過(guò)對(duì)DDR規(guī)范文件JEDEC79R]的閱讀，我們了解到，設(shè)計(jì)一個(gè)DDR接口，需要滿足規(guī)范中規(guī)定的DC，AC特性及信號(hào)時(shí)序特征。下面我們從設(shè)計(jì)規(guī)范要求和器件本身特性兩個(gè)方面來(lái)解讀，如何在設(shè)計(jì)中滿足設(shè)計(jì)要求。 黑龍江信息化DDR一致性測(cè)試